2/15
時点_ポイント最大18倍
SystemVerilogによる検証の基礎/篠塚一也
［在庫なし］
販売価格
7,480
円 （税込）
送料無料
- 出荷目安：
- 1～3日で発送予定
たまるdポイント（通常） 68
+キャンペーンポイント（期間・用途限定） 最大17倍
※たまるdポイントはポイント支払を除く商品代金(税抜)の1％です。
※表示倍率は各キャンペーンの適用条件を全て満たした場合の最大倍率です。
各キャンペーンの適用状況によっては、ポイントの進呈数・付与倍率が最大倍率より少なくなる場合がございます。
dカードでお支払ならポイント3倍
各キャンペーンの適用状況によっては、ポイントの進呈数・付与倍率が最大倍率より少なくなる場合がございます。
- 商品情報
- レビュー
篠塚一也
森北出版
ISBN：4627851715/9784627851719
発売日:2020年01月
【内容紹介】
SystemVerilogによるハードウェア検証技術を詳説!
検証に必要なSystemVerilogの基本知識をカバーしつつ、
ランダムスティミュラスの生成、ファンクショナルカバレッジ、
アサーション、さらにはUVMを利用した検証作業について、
膨大な言語仕様の中から重要ポイントをピックアップし、丁寧にひもときます。
コードの記述例も多数掲載。手を動かしながら読み進めることによって、
複雑かつ見落としやすい仕様を、実践的に身につけられるよう工夫されています。
検証作業に携わるエンジニア必読の1冊。
森北出版
ISBN：4627851715/9784627851719
発売日:2020年01月
【内容紹介】
SystemVerilogによるハードウェア検証技術を詳説!
検証に必要なSystemVerilogの基本知識をカバーしつつ、
ランダムスティミュラスの生成、ファンクショナルカバレッジ、
アサーション、さらにはUVMを利用した検証作業について、
膨大な言語仕様の中から重要ポイントをピックアップし、丁寧にひもときます。
コードの記述例も多数掲載。手を動かしながら読み進めることによって、
複雑かつ見落としやすい仕様を、実践的に身につけられるよう工夫されています。
検証作業に携わるエンジニア必読の1冊。
※本データはこの商品が発売された時点の情報です。