1/4
時点_ポイント最大2倍
実践UVM入門 検証のためのSystemVerilogクラスライブラリー/篠塚一也
販売価格
4,950
円 （税込）
送料無料
- 出荷目安：
- 1～3日で発送予定
たまるdポイント（通常） 45
+キャンペーンポイント（期間・用途限定） 最大1倍
※たまるdポイントはポイント支払を除く商品代金(税抜)の1％です。
※表示倍率は各キャンペーンの適用条件を全て満たした場合の最大倍率です。
各キャンペーンの適用状況によっては、ポイントの進呈数・付与倍率が最大倍率より少なくなる場合がございます。
dカードでお支払ならポイント3倍
各キャンペーンの適用状況によっては、ポイントの進呈数・付与倍率が最大倍率より少なくなる場合がございます。
- 商品情報
- レビュー
篠塚一也
森北出版
ISBN：4627856016/9784627856011
発売日:2021年04月
【内容紹介】
SystemVerilogとともに、近年のハードウェア検証に必要不可欠となっているUVM(Universal Verification Methodology)。複雑な言語仕様をわかりやすく解説した、待望の入門書!
UVMの理解に不可欠なSystemVerilogの知識を押さえつつ、コンポーネント間通信(TLM)、クラスライブラリー、検証コンポーネント開発といった実務に欠かせないことがらを、開発例とともに丁寧にひもときます。
サンプルコードや検証環境の構築例も多数掲載。手を動かしながら実践で役立つ知識が身につけられるよう工夫されています。
【目次】
第1章 概要
第2章 TLM
第3章 UVMクラスライブラリーの基礎
第4章 UVM検証コンポーネントの開発
第5章 UVM検証環境構築例
第6章 補足
森北出版
ISBN：4627856016/9784627856011
発売日:2021年04月
【内容紹介】
SystemVerilogとともに、近年のハードウェア検証に必要不可欠となっているUVM(Universal Verification Methodology)。複雑な言語仕様をわかりやすく解説した、待望の入門書!
UVMの理解に不可欠なSystemVerilogの知識を押さえつつ、コンポーネント間通信(TLM)、クラスライブラリー、検証コンポーネント開発といった実務に欠かせないことがらを、開発例とともに丁寧にひもときます。
サンプルコードや検証環境の構築例も多数掲載。手を動かしながら実践で役立つ知識が身につけられるよう工夫されています。
【目次】
第1章 概要
第2章 TLM
第3章 UVMクラスライブラリーの基礎
第4章 UVM検証コンポーネントの開発
第5章 UVM検証環境構築例
第6章 補足
※本データはこの商品が発売された時点の情報です。