1/3
時点_ポイント最大11倍
Verilog HDL & VHDLテストベンチ記述の初歩 論理回路の検証で用いるHDL文法とノウハウ/安岡貴志
販売価格
2,860
円 （税込）
送料無料
- 出荷目安：
- 1～3日で発送予定
たまるdポイント（通常） 26
+キャンペーンポイント（期間・用途限定） 最大10倍
※たまるdポイントはポイント支払を除く商品代金(税抜)の1％です。
※表示倍率は各キャンペーンの適用条件を全て満たした場合の最大倍率です。
各キャンペーンの適用状況によっては、ポイントの進呈数・付与倍率が最大倍率より少なくなる場合がございます。
dカードでお支払ならポイント3倍
各キャンペーンの適用状況によっては、ポイントの進呈数・付与倍率が最大倍率より少なくなる場合がございます。
- 商品情報
- レビュー
安岡貴志
CQ出版
デザインウェーブムック
ISBN：4789831086/9784789831086
発売日:2010年10月
【内容紹介】
本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。
CQ出版
デザインウェーブムック
ISBN：4789831086/9784789831086
発売日:2010年10月
【内容紹介】
本シリーズでは、技術のボーダレス化が進む時代の設計・開発手法やデバイス要素技術、システム構築技術について、ていねいに解説します。
※本データはこの商品が発売された時点の情報です。